CTt1 l1 t4 ts1 ts2 ts3

CTt1 t4 ts3

CTt1 l1

CT1 t4

CTt1 t4 ts1

CTt1 t4 ts2